ศูนย์ข้อมูลการวิจัย Digital "วช."

การออกแบบวงจรและแบบจำลองความหน่วง ของวงจรตรรกะไตรภาคแบบอสมวาร โดยใช้ความพยายามเชิงตรรกะ

ชื่อเรื่อง :

ปี :

2551

หมวด :

วิทยานิพนธ์

ผู้แต่ง :

ธนสิน บุญนาม

ผู้แต่งร่วม :

อาทิตย์ ทองทักษ์

รหัสดีโอไอ :

10.14457/CU.the.2008.750

Creative Commons : CC

Attribution

Non-Commercial

No Derivative Works

อนุญาตให้เผยแพร่ ไม่อนุญาตให้ใช้เพื่อการค้า ไม่อนุญาตให้เปลี่ยนแปลงเนื้อหา

is licensed under a Creative Commons Attribution-NonCommercial-NoDerivatives 3.0 Thailand License.

ธนสิน บุญนาม. 2551. การออกแบบวงจรและแบบจำลองความหน่วง ของวงจรตรรกะไตรภาคแบบอสมวาร โดยใช้ความพยายามเชิงตรรกะ. , จุฬาลงกรณ์มหาวิทยาลัย; DOI : https://doi.nrct.go.th/ListDoi/listDetail?Resolve_DOI=10.14457/CU.the.2008.750

ธนสิน บุญนาม. (2551) การออกแบบวงจรและแบบจำลองความหน่วง ของวงจรตรรกะไตรภาคแบบอสมวาร โดยใช้ความพยายามเชิงตรรกะ . จุฬาลงกรณ์มหาวิทยาลัย/กรุงเทพฯ. DOI : https://doi.nrct.go.th/ListDoi/listDetail?Resolve_DOI=10.14457/CU.the.2008.750

ธนสิน บุญนาม. การออกแบบวงจรและแบบจำลองความหน่วง ของวงจรตรรกะไตรภาคแบบอสมวาร โดยใช้ความพยายามเชิงตรรกะ. . กรุงเทพฯ:จุฬาลงกรณ์มหาวิทยาลัย, 2551. DOI : https://doi.nrct.go.th/ListDoi/listDetail?Resolve_DOI=10.14457/CU.the.2008.750

เอกสารดาวน์โหลด

Abstract :

Download (PDF)

Full-Text :

Download (PDF)

จำนวนดาวน์โหลด

Abstract :

Full-Text :

Digital File :

จำนวนดาวน์โหลดเพื่อใช้ประโยชน์

นโยบาย :

วิชาการ :

สังคม/ชุมชน :

พาณิชย์/อุตสาหกรรม :

การออกแบบวงจรและสร้างโมดูลบอร์ด ชุดปฏิบัติการไมโครคอนโทรลเลอร์ PIC 16F876

สุรพงษ์ สิริพงศ์ดี

การออกแบบวงจรหน่วยประมวลผล ขนาด 32 บิต ที่มีการอัดคำสั่ง

เฉลิมพงศ์ สัตยาวิบูล

ธนสิน บุญนาม

สำนักงานการวิจัยแห่งชาติ (วช.)	National Research Council of Thailand (NRCT)
196 ถนนพหลโยธิน เขตจตุจักร กรุงเทพฯ 10900	196 Paholyotin rd., Chatuchak, Bangkok 10900
โทร. 02-561-2445 ต่อ 711, 712 \| [email protected]	Tel.02-561-2445 ext. 712, 714 \| [email protected]