เทคนิคที่มีประสิทธิภาพสำหรับการสังเคราะห์ระดับสถาปัตยกรรม สำหรับระบบเรียลไทม์ VLSI
เทคนิคที่มีประสิทธิภาพสำหรับการสังเคราะห์ระดับสถาปัตยกรรม สำหรับระบบเรียลไทม์ VLSI
ชื่อเรื่อง :
เทคนิคที่มีประสิทธิภาพสำหรับการสังเคราะห์ระดับสถาปัตยกรรม สำหรับระบบเรียลไทม์ VLSI
ปี :
2548
หมวด :
รายงานการวิจัย
ผู้แต่ง :
จันทนา จันทราพรชัย
ผู้แต่งร่วม :
วัลลภ สุระกำพลธร
รหัสดีโอไอ :
Creative Commons : CC

Attribution

Non-Commercial

No Derivative Works
อนุญาตให้เผยแพร่ ไม่อนุญาตให้ใช้เพื่อการค้า ไม่อนุญาตให้เปลี่ยนแปลงเนื้อหา

จันทนา จันทราพรชัย. 2548. เทคนิคที่มีประสิทธิภาพสำหรับการสังเคราะห์ระดับสถาปัตยกรรม สำหรับระบบเรียลไทม์ VLSI. กรุงเทพฯ:มหาวิทยาลัยศิลปากร; DOI : https://doi.nrct.go.th/ListDoi/listDetail?Resolve_DOI=10.14457/SU.the.2005.367

จันทนา จันทราพรชัย. (2548) เทคนิคที่มีประสิทธิภาพสำหรับการสังเคราะห์ระดับสถาปัตยกรรม สำหรับระบบเรียลไทม์ VLSI. มหาวิทยาลัยศิลปากร:กรุงเทพฯ. DOI : https://doi.nrct.go.th/ListDoi/listDetail?Resolve_DOI=10.14457/SU.the.2005.367

จันทนา จันทราพรชัย. เทคนิคที่มีประสิทธิภาพสำหรับการสังเคราะห์ระดับสถาปัตยกรรม สำหรับระบบเรียลไทม์ VLSI. กรุงเทพฯ:มหาวิทยาลัยศิลปากร, 2548. Print. DOI : https://doi.nrct.go.th/ListDoi/listDetail?Resolve_DOI=10.14457/SU.the.2005.367

จันทนา จันทราพรชัย. (2548) เทคนิคที่มีประสิทธิภาพสำหรับการสังเคราะห์ระดับสถาปัตยกรรม สำหรับระบบเรียลไทม์ VLSI. มหาวิทยาลัยศิลปากร:กรุงเทพฯ. DOI : https://doi.nrct.go.th/ListDoi/listDetail?Resolve_DOI=10.14457/SU.the.2005.367