ศูนย์ข้อมูลการวิจัย Digital "วช."

การออกแบบระบบประมวลผลสัญญาณภาพเชิงเลข แบบเวลาจริง โดยใช้อุปกรณ์ FPGA

ชื่อเรื่อง :

การออกแบบระบบประมวลผลสัญญาณภาพเชิงเลข แบบเวลาจริง โดยใช้อุปกรณ์ FPGA

ปี :

2551

หมวด :

รายงานการวิจัย

ผู้แต่ง :

ศรวัฒน์ ชิวปรีชา

ผู้แต่งร่วม :

Creative Commons : CC

Attribution

Non-Commercial

No Derivative Works

อนุญาตให้เผยแพร่ ไม่อนุญาตให้ใช้เพื่อการค้า ไม่อนุญาตให้เปลี่ยนแปลงเนื้อหา

is licensed under a Creative Commons Attribution-NonCommercial-NoDerivatives 3.0 Thailand License.

ศรวัฒน์ ชิวปรีชา. 2551. การออกแบบระบบประมวลผลสัญญาณภาพเชิงเลข แบบเวลาจริง โดยใช้อุปกรณ์ FPGA. กรุงเทพฯ:สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง;

ศรวัฒน์ ชิวปรีชา. (2551) การออกแบบระบบประมวลผลสัญญาณภาพเชิงเลข แบบเวลาจริง โดยใช้อุปกรณ์ FPGA. สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง:กรุงเทพฯ.

ศรวัฒน์ ชิวปรีชา. การออกแบบระบบประมวลผลสัญญาณภาพเชิงเลข แบบเวลาจริง โดยใช้อุปกรณ์ FPGA. กรุงเทพฯ:สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2551. Print.

เอกสารดาวน์โหลด

- ไม่พบเอกสารดิจิตอล -

จำนวนดาวน์โหลด

Abstract :

Full-Text :

Digital File :

จำนวนดาวน์โหลดเพื่อใช้ประโยชน์

นโยบาย :

วิชาการ :

สังคม/ชุมชน :

พาณิชย์/อุตสาหกรรม :

สำนักงานการวิจัยแห่งชาติ (วช.)	National Research Council of Thailand (NRCT)
196 ถนนพหลโยธิน เขตจตุจักร กรุงเทพฯ 10900	196 Paholyotin rd., Chatuchak, Bangkok 10900
โทร. 02-561-2445 ต่อ 711, 712 \| [email protected]	Tel.02-561-2445 ext. 712, 714 \| [email protected]